设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL程序设计实例详解(光盘)

1 ... 7 8 9 101112 13 14 15 ... 41 / 41 页下一页

发新帖

楼主: jiemizhe

[资料] Verilog HDL程序设计实例详解(光盘)

发表于 2010-10-22 14:27:06 | 显示全部楼层

dingdingdingdingding

回复支持反对

发表于 2010-11-28 19:52:37 | 显示全部楼层

回复 1# jiemizhe

先下下来看看，谢谢分享~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-29 02:34:17 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2010-11-30 14:37:16 | 显示全部楼层

Thanks for sharing!

回复支持反对

发表于 2010-12-11 09:44:10 | 显示全部楼层

谢谢分享啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-12 06:53:06 | 显示全部楼层

thanks, thanks and thanks.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-13 20:56:02 | 显示全部楼层

回复 1# jiemizhe

odongxi,ding!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-21 23:57:03 | 显示全部楼层

谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-22 21:17:41 | 显示全部楼层

谢谢,下来看看,不知是光盘还是书

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-9 11:30:52 | 显示全部楼层

回复 1# jiemizhe

顶一下

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 41 / 41 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 02:26 , Processed in 0.022883 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表