MathWorks为TI的DSP和MCU平台提供更快的嵌入式软件验证

minjiang

The MathWorks公司日前推出Simulink hdl Coder，可以从该公司广泛使用的Simulink和Stateflow软件创建的模型自动生成可综合的硬件描述语言(HDL)代码。该产品生成目标无关的verilog和VHDL代码和测试激励，用来实现和验证专用集成电路(asic)和现场可编程门阵列(FPGA)。通过提供从系统模型到HDL的直接通道，Simulink HDL Coder加快了硬件的设计、实现和验证速度。 “多年来，电子设计人员一直热切地盼望能有一种方法，从系统模型自动把软件代码综合到ASIC或FPGA中。”国际商业战略公司首席执行官Handel Jones说，“通过Simulink HDL Coder，这种改变游戏格局的解决方案现在终于出现了，它可望实现长期来人们一直讨论的电子系统级设计的承诺。由于从Simulink可执行规范到HDL有一条直接通道，这将大大减少设计项目组在竞争日益加剧的市场中所面临的时间、成本和质量压力。” “十几年来，工程师们通过采用基于模型的设计，使系统、板卡和IC设计的开发时间减少了50%甚至更多。” The MathWorks公司信号处理和通信市场主管Ken Karnofsky说，“从Simulink模型生成HDL代码一直是他们最希望看到的。现在，工程师可以采用Simulink模型来设计、验证和实现硬件，这些模型还可以生成嵌入式软件。” Simulink HDL Coder从Simulink和信号处理模块库的80个标准模块以及Stateflow的Mealy和Moore有限状态机中生成bit-true和cycle-accurate的Verilog和VHDL代码。生成的代码可以用于现有的硬件实现和验证工具。以前的HDL代码和第三方HDL IP还可以使用Simulink模型来验证，并与Simulink HDL Coder自动生成的代码相集成。 Simulink HDL Coder还生成Verilog和VHDL测试激励，可以重新利用系统仿真数据，验证实现的设计。Karnofsky说，“手动编写测试激励耗时长，容易出错。”Karnofsky指出，设计项目组一般需要为每行硬件代码编写10行HDL验证代码。“自动生成测试激励可以帮助解决业内面临的验证瓶颈。”





.