在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4537|回复: 7

[求助] 关于cadence下 Verilog-xl使用问题

[复制链接]
发表于 2010-3-30 22:01:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾,现在我刚安装了cadence ic5141,想用Verilog-xl实现数字仿真,但是不会用,具体是却不知如何导入Verilog语言描述的原文件,在命令行中输入“Verilog -c *.v”显示“too many arguments”。还有cadence的IUS文件有什么用,如何安装,有教程的话帮忙发下邮箱704840871@qq.com
    另外假如我有以Verilog语言写的txt文本MEMory.txt和测试用文件MEMoryTest.txt,如何用verilog-xl实现仿真和测试



发表于 2010-4-1 11:05:36 | 显示全部楼层
u must install  IUS for verilog simulation.
 楼主| 发表于 2010-4-9 13:00:05 | 显示全部楼层
2# DruculaC
IUS是什么东西,是否是属于cadence的一个程序,还是是一个文件还或是新软件的安装程序,只要在license中配置一下还是把5141卸了安ius
 楼主| 发表于 2010-4-9 22:20:45 | 显示全部楼层
、/?????????
 楼主| 发表于 2010-6-6 22:39:26 | 显示全部楼层
还是不懂
发表于 2010-7-2 01:04:01 | 显示全部楼层
thank you
发表于 2011-5-26 12:35:17 | 显示全部楼层
同问啊
发表于 2011-6-17 14:49:44 | 显示全部楼层
同问啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:24 , Processed in 0.100227 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表