在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5026|回复: 45

[资料] FPGA中时钟的设计

[复制链接]
发表于 2010-3-27 18:00:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
对时钟讲的很好

FPGA_clock3.pdf

118.97 KB, 下载次数: 61 , 下载积分: 资产 -2 信元, 下载支出 2 信元

clock training.pdf

551.46 KB, 下载次数: 77 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA_clock1.pdf

183.44 KB, 下载次数: 52 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA_clock2.pdf

107.49 KB, 下载次数: 60 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-3-27 20:11:05 | 显示全部楼层
学习了,谢谢
发表于 2010-3-27 21:28:56 | 显示全部楼层
谢谢楼主
发表于 2010-3-27 21:32:22 | 显示全部楼层
谢谢楼主分享~~
 楼主| 发表于 2010-3-28 14:29:09 | 显示全部楼层
发表于 2010-3-28 14:37:11 | 显示全部楼层
Thanks
 楼主| 发表于 2010-3-28 16:38:22 | 显示全部楼层
发表于 2010-3-28 23:16:21 | 显示全部楼层
Thanks
发表于 2010-3-28 23:39:06 | 显示全部楼层
学习了 谢谢
发表于 2010-3-28 23:40:09 | 显示全部楼层
下来看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 04:45 , Processed in 0.024715 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表