ADC中采样保持电路中出现的问题,求教!

w98211012 · 发表于 2006-8-30 20:51:20

您需要登录才可以下载或查看，没有账号？注册

x

我在仿真采样保持电路中时,看到输出波形半个周期有效,半个周期出现失真的情况,
自己脑袋有点迷糊了,不知道哪个高手能给出关键性的指点,小弟,这里先谢了!!!!

mitevo · 发表于 2006-8-31 15:09:14

thanks

oldpick · 发表于 2006-9-1 13:38:48

输出电压偏置有问题

w98211012 · 发表于 2006-9-1 20:35:27

先谢2楼的老哥,,你说的偏置电压是指运放的偏置吗?

jasenlee · 发表于 2006-9-3 14:06:36

同意2楼意见，

liccams · 发表于 2006-9-14 14:47:19

偏置不合理，使得输出摆幅超过VDD了

wxd1982 · 发表于 2006-9-16 13:52:26

失真的那半周期,明显是限幅了...

sjddn · 发表于 2006-11-10 13:40:53

怎么看出来的呢?

brian_hwang · 发表于 2008-3-18 14:08:24

提示: 作者被禁止或删除内容自动屏蔽

brian_hwang brian_hwang 当前离线积分 145 头像被屏蔽	发表于 2008-3-18 14:08:24 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
brian_hwang brian_hwang 当前离线积分 145 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

站长推荐 /1