设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 有关运放offset电压仿真问题
12345678910... 33下一页
返回列表 发新帖
楼主: jmwang

[讨论] 有关运放offset电压仿真问题

[复制链接]
fuyibin
发表于 2010-3-23 09:14:30 | 显示全部楼层
8# sillier

MC没有做过，哈哈，但是offset肯定是要算的
其实知道怎么算offset比会跑MC重要吧，MC仿真也是人做的，只是把mismatch model加了进去而已
我曾经碰到过面试问我做比较器offset多少，我回答30mV~40mV，把他们吓坏了
高速的比较器不是很正常的值么，+/-3 sigma cover range。
他们可能只是用tsmc的MC分析做仿真，唉。。。
回复 支持 反对

举报

sillier
发表于 2010-3-23 09:21:16 | 显示全部楼层
11# fuyibin

个人觉得，如果不是高压的比较器，如果不是故意做的很差的话
30~40mV offset是比较困难的。

<10mV我觉得是比较合理的数值
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fuyibin
发表于 2010-3-23 09:31:47 | 显示全部楼层
12# sillier

如果6 sigma的offset能做到10mV，那么8bit的flash ADC可以随便做啦，哈哈
回复 支持 反对

举报

chenchengying
发表于 2010-4-13 17:15:02 | 显示全部楼层
xiexie lou zhu fen xiang
回复 支持 反对

举报

raydcj
发表于 2010-4-13 19:07:51 | 显示全部楼层
做版图的时候画好，做好DUMMY！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

nfl2c
发表于 2010-4-13 19:29:40 | 显示全部楼层
这个没得法，只有好的layout设计降低
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

guetic
发表于 2010-4-21 10:11:41 | 显示全部楼层
有人知道如何消除电路的系统offset吗？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

liuch8250
发表于 2010-4-22 16:14:33 | 显示全部楼层
穷人啊，没钱下附件
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

forever6269
发表于 2010-4-24 17:03:53 | 显示全部楼层
dddddddddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

kwankwaner
发表于 2010-4-28 21:07:11 | 显示全部楼层
这个一定要好好学习一下，谢谢
回复 支持 反对

举报

下一页 »
12345678910... 33下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 18:53 , Processed in 0.034917 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表