设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › HDL Coding Practices to Accelerate Design Performanc ...

12 / 2 页

返回列表发新帖

楼主: rhythm_bin

[资料] HDL Coding Practices to Accelerate Design Performance

发表于 2010-8-14 20:59:38 | 显示全部楼层

感谢楼主精彩分享

回复支持反对

使用道具举报

发表于 2010-8-14 22:11:09 | 显示全部楼层

应该改下排版

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-8-15 10:20:36 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2011-5-29 23:18:54 | 显示全部楼层

仔细看看，呵呵

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-5-29 23:24:08 | 显示全部楼层

是不是有点太简单，我觉得HDL代码规范不应该这么少吧

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-9-15 16:34:52 | 显示全部楼层

回复 1# rhythm_bin

下载看看，谢谢。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-24 19:15 , Processed in 0.012859 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表