设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Analog Behavioral Modeling with the Verilog-A Langua ...

1 ... 4 5 6 7 8 9 10 1112 / 12 页

发新帖

楼主: detonator

[资料] Analog Behavioral Modeling with the Verilog-A Language

发表于 2023-8-12 22:00:24 | 显示全部楼层

不错

回复支持反对

发表于 2023-9-29 22:23:48 | 显示全部楼层

thanks a lot!

回复支持反对

发表于 2023-12-27 14:08:34 | 显示全部楼层

AMS is better but need verilog simulator to work with analog simulator

回复支持反对

1 ... 4 5 6 7 8 9 10 1112 / 12 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-19 11:57 , Processed in 0.013760 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表