输入信号频率与运放带宽的关系？？

kunmingcai · 发表于 2010-3-15 10:44:14

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，请教一个问题。
我在设计高速ADC的时候，如果输入信号要达到50MHz这样的频率范围，是否要求所设计的运放-3db带宽达到50MHz以上，以此来满足设计的线性度？？
貌似要设计-3db>50MHz 的运放有点难度咯。。。。

大家讨论下咯。。。

goodsilicon · 发表于 2010-3-15 11:34:39

大家好，请教一个问题。
我在设计高速ADC的时候，如果输入信号要达到50MHz这样的频率范围，是否要求所设计的运放-3db带宽达到50MHz以上，以此来满足设计的线性度？？
貌似要设计-3db>50MHz 的运放有点难度咯。。。 ...
kunmingcai 发表于 2010-3-15 10:44

登录/注册后可看大图

问题描述不清楚，鉴定完毕。

tcy2000 · 发表于 2010-3-15 11:42:56

不是必须的只要在输入的频率范围内运放增益能达到规定的值就OK 这个由ADC的精度决定

zaq1xsw2 · 发表于 2010-3-15 13:41:00

恩，可以通过多极运放分别实现增益和带宽

safei · 发表于 2010-3-15 13:47:30

Yes.
Some amp even gets to 100MHz at -3db. Of cource, it is a trade-off between performance and power.

jixiangysu · 发表于 2010-3-25 11:14:38

Thanks !!

tayo134 · 发表于 2010-3-26 15:15:25

问题描述不清楚，鉴定完毕。
goodsilicon 发表于 2010-3-15 11:34

登录/注册后可看大图

同意

1。ADC的采样频率不清楚（50Mps/100Mps/?）
2。ADC的结构和精度不清楚（运放的工作情况也就不清楚）
3。运放的-3dB，工作状况不清楚（开环还是闭环？）
4。与2和3相关，也许你的ADC的线性度与运放的带宽没有关系

如果你的ADC是pipeline中的，那么提醒你一点吧，应该根据ADC的采样速率和精度去计算你的闭环-3dB点，或者开环带宽。

天蓝Lenore · 发表于 2015-12-1 16:31:10

回复 1# kunmingcai

LZ后来应该弄明白这个问题了吧，我最近也有点弄不清这个问题，求指导啊。就是比较器的带宽和速度的关系，这个速度是要看信号的输入频率还是比较器的时钟频率呢？比如信号的频率是1M左右，时钟频率是10M，时钟频率是140M，12bits的ADC，那么比较器的带宽大概是多少呢？或者说要怎么去大概估算呢？

clarepassby · 发表于 2020-11-29 12:54:36

天蓝Lenore 发表于 2015-12-1 16:31
回复 1# kunmingcai

您好，我也有这样的疑问，请问您能解释一下比较器的带宽怎么确定吗？谢谢啦

weishutao · 发表于 2021-3-9 21:33:43

随便找个做ADC的硕士论文，仔细看一遍基本上这些基础问题都能够解决

[求助] 输入信号频率与运放带宽的关系？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2