在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10181|回复: 12

[求助] FPGA上电顺序的问题

[复制链接]
发表于 2010-3-2 18:40:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,我在一篇文章上看到FPGA上电时应该内核先上电,外围后上电。请问一下这种说法是正确的吗?为什么要这样做呢?
发表于 2010-3-3 09:26:09 | 显示全部楼层
正确,防止内部电路反馈,烧坏芯片,不过现在一般的FPGA外供电并不严格需要这样,关键看数据手册都有说明
 楼主| 发表于 2010-3-15 13:16:15 | 显示全部楼层
2# liukun
我看过了,ALTERAL的器件资料里Hot-socketing那一栏里确实有这方面的信息,谢谢你的帮助。
发表于 2010-3-15 17:31:31 | 显示全部楼层
学习中
发表于 2010-3-16 15:28:16 | 显示全部楼层
学习一下
发表于 2010-3-22 23:09:52 | 显示全部楼层
顶一下
发表于 2010-3-24 05:25:19 | 显示全部楼层
good to know this
发表于 2010-3-24 15:50:48 | 显示全部楼层
学习下
发表于 2013-12-20 15:03:42 | 显示全部楼层
回复 2# liukun


    You can power up or power down the VCCIO and VCCINT pins in any sequence. The power supply ramp rates can range from 100 ns to 100 ms.
发表于 2013-12-23 17:12:15 | 显示全部楼层
内容学习中
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:45 , Processed in 0.029354 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表