在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3629|回复: 19

[资料] Altera公司的Verilog Coding Style

[复制链接]
发表于 2010-3-1 22:23:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 fbli1987 于 2010-4-19 19:15 编辑

讲得很清晰明了,还有很多good和bad style的例子作对比如果以后可能要写verilog的话,这种权威公司的风格建议文档几乎是必读的

Verilog Coding Style Proposal_Altera.pdf

2.04 MB, 下载次数: 136 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-3-2 09:09:22 | 显示全部楼层
不错  !
发表于 2010-3-4 18:34:43 | 显示全部楼层
看看合自己风格哪里不一样
发表于 2010-3-5 09:16:01 | 显示全部楼层
非常好,学习一下,虽然说起来开发FPGA已经一年多了,但是没有真正去整理这些,或者说是注意这些
发表于 2010-3-5 09:24:26 | 显示全部楼层
Thanks a lot.
发表于 2010-3-5 09:28:30 | 显示全部楼层
Thanks a lot.
发表于 2010-3-5 10:17:32 | 显示全部楼层
学习学习
发表于 2010-3-5 11:25:20 | 显示全部楼层
thank you
发表于 2010-3-5 11:43:03 | 显示全部楼层
不错。
发表于 2010-3-5 13:14:26 | 显示全部楼层
好人多哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 14:42 , Processed in 0.136520 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表