在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3096|回复: 4

[原创] 关于使用FPGA/CPLD延时的讨论

[复制链接]
发表于 2010-2-24 10:45:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
尊敬的科技同仁们:
    大家好!首先给大家拜个晚年了!现在我需要采用CPLD来代替手动拨码开关来实现自动拨码,比如从000000开始拨码一直自动拨到100100,中间共有好多种状态,当CPLD拨到某一种状态时,我希望让它延时3秒钟再拨到下一个状态,以便人的肉眼可以记下显示屏所显示的数据,请问大家有没有好的方案呢?因为这个延时比较长,用门电路延时不太可能;用锁存器的话关键是要等好长时间才给发一次使能信号,我想不出如何来实现,请各位高手能否给一个可行的方案呢!尽量具体些吧!注:只能拿CPLD或者FPGA来实现,不能使用单片机哦!
    谢谢啊!
发表于 2010-2-24 13:08:18 | 显示全部楼层
计数器呗,还能咋样……
发表于 2010-3-17 21:31:12 | 显示全部楼层
3s很长的时间啊,只能用计数器了。
发表于 2010-3-18 00:03:50 | 显示全部楼层
cpld实现起来困难 寄存器资源太少了 还是用FPGA好些,可以用计数延时
发表于 2010-4-29 22:18:00 | 显示全部楼层
除了用计数器,还想不出太好的方法.要注意CPLD资源问题了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-27 15:56 , Processed in 0.033758 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表