FPGA设计经验谈(翻译版)

shenlei_cn · 发表于 2010-2-6 12:19:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的
抽象度也相应提高，因此在设计中较难把握，但在理解 RTL 电路时序模型的基础上，采用合理的设计方法
在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大
提高，并且系统的工作频率可以达到一个较高水平。
关键词：FPGA 数字电路时序时延路径建立时间保持时间

estony · 发表于 2010-2-8 13:18:28

感谢楼主，很好的资料

bigassli · 发表于 2010-2-17 08:46:21

13830661 · 发表于 2010-2-17 14:43:05

1# shenlei_cn

好东西。谢谢

UERYKA · 发表于 2010-2-18 02:10:30

感谢楼主，很好的资料

nwpuzhoukun · 发表于 2010-2-19 23:05:04

真是好东西，谢谢楼主慷慨

tangzhonghua · 发表于 2010-2-20 11:56:08

22222222222222222

hierro_lian · 发表于 2010-2-20 14:44:45

好资料，顶一个！

mt0221a · 发表于 2010-2-21 12:23:37

好，看看

Easykiller · 发表于 2010-2-21 13:11:48

貌似很好的样子，先下了看看！

[资料] FPGA设计经验谈(翻译版)

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1