在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2033|回复: 3

[求助] 新手请教

[复制链接]
发表于 2010-2-5 14:32:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
初学fpga,有几个问题,请教一下各位老鸟。

1. 最近看了别人的一个代码,感觉他写得很规范,可是他的一些语句我不明白是什么意思,举例如下:
if reset ='0' then
a<='0' after 2ns;
elsif rising_edge (clk) then
a<=b  after 3 ns;
end if;
在上面的代码中,用到了after 2ns 等语句,想问一下各位老鸟,这么做的目的是什么?fpga能实现延迟几ns么?如果行的话,fpga自己就可以产生时钟了,那还用晶振干什么?

2.edk有用么?
前段时间看了些关于edk的东西,觉得很有意思,能在fpga中放一个dsp或单片机。
想问一下各位老鸟:在你们做过的项目中,都有哪些应用是要用到edk的?学习使用edk会给一个做fpga的工程师带来多大的方便?还有,能否给我推荐一个讲edk讲的好的入门文档,在论坛上找了一些,也看过几本书,但是我按照文档上面的一步步的做,总是不成功,希望能有一个详细文档,教我如何用microblaze点亮一个led灯,这样以后的事情就好办多了。

多谢~!
发表于 2010-2-5 17:07:43 | 显示全部楼层
1.这个after表示的延迟,仅仅支持仿真而已,是为了在仿真过程中模拟实际赋值的延迟,对于综合后的电路,没有任何作用,综合工具会忽略这些after,因此,只冲电路逻辑功能的角度考虑,加不加上这个after都没有影响,但是推荐在设计中加入这样的延迟,以便仿真过程更清晰;
2.学edk就是学嵌入式嘛,把risc内核放到FPGA里实现而已,一般来说学习这些东西最好的还是官方的user guide,在xilinx官网可以找到,只是看起来比较痛苦。。。但是无数优秀的工程师都是这样磨练出来的,好的中文资料没发现。。。
发表于 2010-2-6 12:45:11 | 显示全部楼层
1.那条语句只是用来仿真的
发表于 2010-2-10 10:14:17 | 显示全部楼层
只能说你看的人写的代码太失败了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 14:31 , Processed in 0.053484 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表