求助大侠：Assura 的DRC和LVS问题？

wudiyyn · 发表于 2010-2-5 07:54:11

我的Cadence是6.1.3版本的。
我现在在encounter中place&route以后，直接save as OA，然后在Cadence中打开文件进行DRC和LVS。
由于Standcells是由厂家提供的，只是一个IP block，不能看到内部的电路。
我在进行DRC的时候出错，“Errors exist in the rules file” “Failed to build VDB. Cannot submit DRC Run”，这个是哪里设置不对吗？
还有就是LVS的时候，由于schematic只是一个symbol，没有transistor级的电路，怎么进行LVS？

希望有牛人指导，谢谢！

calear · 发表于 2010-4-9 15:12:13

我也遇到这问题了,请问你有解决吗?

xielbxxx · 发表于 2010-9-9 10:36:15

LVS：即可以用用电路网表来做验证也可以用电路图来做验证啊。

hotkee · 发表于 2012-3-3 16:47:32

Thank you.

[求助] 求助大侠：Assura 的DRC和LVS问题？

相关帖子

站长推荐 /2