设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Using Verplex Conformal Lec For Formal Verification ...

1 234 5 6 7 / 7 页下一页

返回列表发新帖

楼主: quan228228

Using Verplex Conformal Lec For Formal Verification Of Design Functionality

发表于 2009-9-2 11:40:50 | 显示全部楼层

Thanks a lot !!!!!!!!!!

回复支持反对

使用道具举报

发表于 2009-9-13 12:46:40 | 显示全部楼层

可以直接用来比较rtl和netlist不？

回复支持反对

使用道具举报

发表于 2009-9-24 09:28:18 | 显示全部楼层

正想了解一下

正想了解一下

回复支持反对

使用道具举报

发表于 2009-12-16 09:37:57 | 显示全部楼层

非常感谢，这个东东已经是骨灰级的丸药了

回复支持反对

使用道具举报

发表于 2010-2-20 14:04:04 | 显示全部楼层

thanks a lots!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-2-24 08:15:13 | 显示全部楼层

dddddddddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-6 18:23:35 | 显示全部楼层

coformal
thanks
thanks!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-6 18:32:18 | 显示全部楼层

coformal
thanks
thanks!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-8 22:07:26 | 显示全部楼层

take a look

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-8 23:15:10 | 显示全部楼层

good material

回复支持反对

使用道具举报

1 234 5 6 7 / 7 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-14 10:32 , Processed in 0.091092 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表