设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用Verilog（FPGA）实现USB源代码-PCB下载站.rar ...

1 ... 6 7 8 9 10 111213 14 / 14 页下一页

返回列表发新帖

楼主: yuch1981

[转贴] 用Verilog（FPGA）实现USB源代码-PCB下载站.rar

发表于 2015-2-25 13:01:55 | 显示全部楼层

多谢分享

回复支持反对

使用道具举报

发表于 2015-2-25 18:17:29 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2015-4-8 13:22:38 | 显示全部楼层

回复 1# yuch1981

回复支持反对

使用道具举报

发表于 2015-4-8 14:16:34 | 显示全部楼层

很好，值得看

回复支持反对

使用道具举报

发表于 2015-4-8 15:18:10 | 显示全部楼层

需要ISE打开是vhdl，不是Verilog

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-8-25 12:38:56 | 显示全部楼层

学习哈哈哈

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-8-29 15:41:10 | 显示全部楼层

需要ISE打开是vhdl，不是Verilog

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-8-30 22:12:26 | 显示全部楼层

正要用呢，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-9-1 09:31:14 | 显示全部楼层

666666666666666666666

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-9-8 15:04:02 | 显示全部楼层

先谢谢楼主分享，学习一下

回复支持反对

使用道具举报

1 ... 6 7 8 9 10 111213 14 / 14 页下一页

返回列表发新帖

关闭

站长推荐 /2

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-24 08:54 , Processed in 0.017548 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表