Virtex5上的仿真

Sunmoon007 · 发表于 2010-1-15 11:34:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我在xc5vlx85-3ff1153上实现一个设计，其时序报告如下

Timing summary:
---------------
Timing errors: 0 Score: 0
Constraints cover 66938 paths, 0 nets, and 71216 connections
Design statistics:
Minimum period: 1.729ns (Maximum frequency: 578.369MHz)
Minimum input required time before clock: 1.062ns
Minimum output required time after clock: 9.471ns

但是我用Modelsim仿真却达不到这个频率，时钟周期选为4ns，可以正常运行，但是选为2ns，输出就全部为0；照理说2ns周期只有500MHz啊，不会差这么多吧。
另外我的输入（257）输出信号（128）很多，和这有关系吗？

有高手请帮助小弟一下，谢谢！

darren_hsu · 发表于 2010-1-20 22:58:57

500MHz？夸张了吧，fpga上能跑这么高么？

shenxu1204 · 发表于 2010-1-21 01:12:04

你的Timing Report是PNR之后的？会差距这么多啊奇怪

[求助] Virtex5上的仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1