在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9160|回复: 15

[原创] 求救:如何解决Cadence verilog做混合仿真的故障.

[复制链接]
发表于 2010-1-14 17:57:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
错误提示:verilog-XL Executable 'verilog.vmx' cannot be located from $PATH.
Please specify correct location in Digital Simulation Options."

如何解决以上错误,感谢你的帮忙!!!急!
 楼主| 发表于 2010-1-15 08:58:38 | 显示全部楼层
没有人知道如何处理吗?我自己顶上去
 楼主| 发表于 2010-1-15 10:23:10 | 显示全部楼层
顶上去
发表于 2010-1-15 15:11:19 | 显示全部楼层
不知楼主的问题是什么,是软件配置的问题吗?看看这个连接上的文章是不是有帮助!
http://www.eetop.cn/bbs/viewthread.php?tid=137396
发表于 2010-3-3 14:49:08 | 显示全部楼层
混合仿真应该是:Verilog_Ams
发表于 2010-12-30 21:23:48 | 显示全部楼层
路过,看看
发表于 2010-12-30 22:56:42 | 显示全部楼层
在一个新工作站上遇到过 当时的问题是软件安装不全 出现的状况是 同一个工作站 同样的数字代码和模拟电路 用他的用户登录就可以仿 而我自己的就不可以 后来直接拷贝他的crshr文件 就可以了。
    后来比对,发现在我们两人的crshr文件里面 安装的软件不同。
发表于 2012-3-10 10:33:28 | 显示全部楼层
好东西诶~
发表于 2012-4-29 11:10:41 | 显示全部楼层
我也碰到了同样的问题 哎 现在毕设卡住了....
发表于 2012-4-29 11:40:51 | 显示全部楼层
designers' guide里有讲混合仿真。verilogAMS兼容VerilogA语法。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-16 16:11 , Processed in 0.043409 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表