初学AD，请教！

GangsterD

我也来补充一下,关于SHA的设计我建议楼主看看berkeley EE240的课程,特别是2001年和2003年couse中的project,里面有好多学生完成了的SHA,希望对你有帮助!
https://www.eecs.berkeley.edu/~boser/courses/past/240_200 ...
alanchang 发表于 2010-1-12 13:02

                               
登录/注册后可看大图

拜读一下 -0-

pop_mos

继续顶。没人理了吗

pop_mos

都沉到底儿了。。。

mvpn2757714

顶，同问，初学者。。。

sumig

不少论文会胡写，比如SH（PGA）电路中1:1传输时，增益误差为1/(A*beta)小于1/4*LSB，这明显是在参考电压为0~Vref的结论，在全差分-Vref~+Vref的参考电压时就不能直接套这个结论。说白了就是限定条件，然后在这个条件的基础给归一化的误差，增益误差、建立误差、电容失配之类的总的误差影响小于1/2个LSB，为了计算方便所以才分配每种误差小于1/4或者几分之几的LSB，其实每种误差的大小不确定。
另外，先确定要分析电路的参考电压，然后写严格的传输函数，然后根据函数中最大的偏差电压，这个偏差电压小于几分之几VLSB，由此推出结论。论文上归一化的结论随便拿来用会出问题。

yjcruz

过来学习了，顺便加加人气

fuyibin

13# pop_mos

看样子楼主很急切的要人来理睬一下咯，哈哈
SH其实有误差是无所谓啦，比如说你的
the sample hold settling error is about 1/A for flip around structure.
If opamp open loop gain is not large enough , then there are somes errors of S/H output compared with the input signal.
however, if you can make sure the low gain will not induce distortion(THD),
the S/H is also OK for application, which just attenuate the amplitude of signal instead of signal degeneration.
For the MDACs, the open loop gain should be high enough because the signal will be mutiplied by 2, quantilized and minus/plus the reference voltage. Every stage error will be accumulated. the equivalent input error should be no more than 1/2LSB.