在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: william6898

[资料] Cadence芯片版图设计工具Virtuso

[复制链接]
发表于 2014-3-8 11:03:00 | 显示全部楼层
kankan
发表于 2014-4-25 10:40:47 | 显示全部楼层
:)
发表于 2015-7-28 23:17:33 | 显示全部楼层
Cadence芯片版图设计工具Virtuso/Diva/Dracula入门手册        2
1、使用 Virtuso/ Diva/Dracula之前的准备        2
1.1、要找一台装有工具IC的计算机        2
1.2、要能连接到该计算机上        2
2、工具IC的软件环境配置        3
2.1、创建工具IC的启动目录,即工作目录。        3
2.3、将(.cdsinit和.cdsenv)拷贝到工具IC的启动目录        3
2.4、在工作目录下创建工艺库文件        3
2.5、启动工具IC,命令为icfb&        3
2.6、配置工艺库路径        3
2.7、添加工艺提供的一些辅助库        4
2.8、添加Multipart Path        5
2.9、安装PCELL        5
3、 开始一个新的设计---编辑电路图与版图        5
3.1、 新建一个设计库        5
3.2、Attach库        6
3.3、创建新设计        6
3.4、编辑电路图        7
3.5 编辑版图        8
3.6 可以根据习惯改变版图的层次显示特性        9
3.7、完成版图编辑之后先保存再退出        10
4 版图的DRC检查        10
4.1、基于Diva的方式        10
4.2、基于Dracula的方式        10
5 、LVS        12
5.1、准备版图的GDS文件        12
5.2、准备电路网表        12
5.3、用LOGLVS转换电路网表成LVS要求格式        13
5.4、修改lvs的命令文件        13
5.6、运行dracula来生成lvs任务的可执行文件        14
5.7、在控制台下,运行jxrun.com文件        14
5.8、查看错误        14
5.9、修改        14
6、PAD相关        14
6.1、准备pad库        15
6.2、导入pad版图的GDS文件        15
6.3、更新gds和cdl        15
6.4、修改cdl        16
7、一些小经验        16
8、附件清单        17
9、后记        17
发表于 2020-8-18 13:39:20 | 显示全部楼层
谢谢分享~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:22 , Processed in 0.016554 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表