怎么设计比较器中管子的宽长比？

sxzong_hit

我刚读硕士，对这方面知识非常渴求。我不懂您说n bit/stage 是什么意思，另外，200M pipeline 是什么意思。非常感谢您能抽出点时间给我讲讲。 1# 敏兹

sswong

那要看你的做pipeline 的 bit per stage 是多少, 基本上以我的經驗, pipeline adc 的比較器是很好設計的, 原因是pipeline 有 error correction, 所以比較器的 offset tolerence 很大, 基本上你做200M這麼快, 速度就是一個考量, 可有兩個做法, 第一個就是增加 input pair 的 w/l , 增加 gm, 不然就是把 latch 的速度再加快..  基本上就沒什麼問題,

sswong

不過想多問一句, 你講那個規格是很猛的, 是用 65NM 的嗎 ? 如果只用 SINGLE CHANNEL, 沒有 INTERLEAVED 的話, 那真的很強了.

xbbx8517

是挺高的，一般不是用1.5bit/stage的吗，也就只做了7bit的pipiline啊

beixujia

ggggggggggggggggggggg

念地儿

不懂，学习中！

hushuoqiu

lz can read martin's "analog integrated circuit design". there is a comparator chapter. the design of latch is also discussed.

if u dont want to use cmfb. diod connected load must be implemented to stablize the DC bias. however this could decrease the gain. u could also consider to use clock as the switch signal to bias the tail at a level u want instead of using the clk directly. in this way, classic theory on opamp described in allen can be applied.

the principle of comparator is simple. actually every principle in analog design is not  complex. but the design leads to high performance is always not straightforward. so take care and good luck.

zhangfuquan

很好很强大，累死也要和国际接轨

weny0247

回复 10# 2222silicon


    我也在找比较器的资料！

juliansky

比较器里边latch的部分是不是可以用最小尺寸的管子呢？