怎么设计比较器中管子的宽长比？

敏兹 · 发表于 2010-1-1 01:20:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

最近在做比较器，结构选定了，就是预防大+锁存，不过具体到每个管子的宽长比设计时，我就迷茫了，看了allen的书，里面对单端的纯运放的设计有很好的解释，可是比较器跟这种纯运放还是不同，不用补偿不用共模反馈。而且为了节约功耗用的是动态比较器，里面加入了钟控开关，这样一来，我不知道摆率到底是多少，尾电流源的管子和输入对管我也不知道是否必须偏置在饱和区，因为我看他们不是在亚阈值就是在三极管区，我也不知道到底该怎么应用输入共模范围和输出共模范围，特别是对锁存器的设计，都不知道用什么公式去计算那些首尾相联的反相器。而比较器之后的SR锁存器也不知道到底该怎么设宽长比的好。感觉一加入数字的部分和离散时间的部分，我看的allen书上的知识就不管用了一样，或者说我不会变通，恳请有经验的指教，谢谢！
我比较器的指标只知道是系统是12bit 200M pipeline，信号是1v,参考1v,电源1.2v,subadc中有4b和2b两种flash比较器.

fuyibin · 发表于 2010-1-2 09:55:33

最近在做比较器，结构选定了，就是预防大+锁存，不过具体到每个管子的宽长比设计时，我就迷茫了，看了allen的书，里面对单端的纯运放的设计有很好的解释，可是比较器跟这种纯运放还是不同，不用补偿不用共模反馈。而 ...
敏兹发表于 2010-1-1 01:20

登录/注册后可看大图

哈哈，什么公司还是学校这么猛，都做12bit 200MHz ADC 啦
comparator还是挺容易做的，不过也要看architecture，
不懂什么叫4b和2b两种flash比较器？说白了就要看pipeline每个stage出几bit
是1.5bit/stage还是2.5/stage的，4bit的要用在这里好像没有可行性的

stevenrgpeng · 发表于 2010-1-2 23:03:56

虽说不懂，还是帮顶！

ymc7931 · 发表于 2010-1-2 23:15:52

reslution issue

敏兹 · 发表于 2010-1-3 22:45:56

本帖最后由敏兹于 2010-1-3 22:48 编辑

2# fuyibin 恩，4b和2b其实就是第一级4b,中间级是传统1.5b那种，其中的比较器可能用的结构会不一样。
虽然我也觉得比较器这东西概念上想起来应该挺简单的，因为不用像高性能op一样要考虑、折中很多东西，但是我就是对一些地方很迷糊，就像输入差分对吧，到底是不是应该保证工作在饱和区？摆率到底应该怎么定？我现在把一个简单的预放大+锁存的比较器瞬态仿真调得来看得过去，而且不知道是不是有钟控开关在里面的缘故，我的ac仿真始终是0.我是完全没有理论依据的在调那些宽长比，也就是说我完全没有管里面的那些管子的工作区域，那么这样得到一个设计是否可用？

现在我就感觉吧，好像做mdac还容易点，虽然要求高，但是经典教科书上都有规矩可循，而做比较器这种与数字电路有关的op,就找不到方法了。。