关于上电带隙振荡的问题

mekenny · 发表于 2009-12-30 15:54:01

您需要登录才可以下载或查看，没有账号？注册

×

带隙仿真，如果上电时间大于200ns时正常工作，当上电时间小于200ns时就会发生振荡。但一般的上电都会到几百us的数量级，这样的带隙会不会影响工作？

122013137 · 发表于 2009-12-31 14:33:18

带隙仿真，如果上电时间大于200ns时正常工作，当上电时间小于200ns时就会发生振荡。但一般的上电都会到几百us的数量级，这样的带隙会不会影响工作？
mekenny 发表于 2009-12-30 15:54

登录/注册后可看大图

电路定了上电时间还可以控制？

lsh0211 · 发表于 2010-1-3 02:28:00

NO
not work

shanzhongyiliu · 发表于 2010-1-3 07:54:59

上电时间一般比200ns多吧，之芯片外面的去耦电容充电就比200ns大啊

tianruo · 发表于 2010-1-3 10:07:07

一般外接电源都要有大电容滤波的，上电时间够长的。

lwjbh · 发表于 2010-1-3 16:24:52

上电时间长短影响稳定性是否因为电路本身的相位裕度不够？还是什么其他的原因？

琴狂 · 发表于 2010-1-4 00:24:22

這種情形就是很典形的 phase margin 不夠所造成的振蕩上電後要一段時間才stable
加補償增加phase margin 就ok了

w98211012 · 发表于 2010-1-5 14:56:21

同意楼上的说法，不过Tapeout后，测试出来，应该问题不大！！！

totowo · 发表于 2010-1-7 03:34:52

這種情形就是很典形的 phase margin 不夠所造成的振蕩上電後要一段時間才stable
加補償增加phase margin 就ok了
琴狂发表于 2010-1-4 00:24

登录/注册后可看大图

好像不是这个意思吧。。。
他是说上电时候的ramp不能太陡，如果太陡，他的bandgap就会振荡了
不是说pm导致的settling time变长

账号		自动登录	找回密码
密码			注册

[求助] 关于上电带隙振荡的问题