在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

[复制链接]
发表于 2012-8-31 20:46:33 | 显示全部楼层
非常新~居然有這麼棒的東西,感謝分享~謝謝
发表于 2012-8-31 20:55:34 | 显示全部楼层
又是英文资料 头大
发表于 2012-8-31 21:10:53 | 显示全部楼层
谢谢楼主很有用哦
发表于 2012-9-7 02:00:04 | 显示全部楼层
感謝分享啊....
发表于 2013-1-14 22:18:21 | 显示全部楼层
下来看看
发表于 2013-2-5 13:35:28 | 显示全部楼层
RE: Digital VLSI chip design with cadence and synopsys CAD tools [修改]
发表于 2013-2-7 07:38:59 | 显示全部楼层
thanks for sharing
发表于 2013-2-24 19:49:14 | 显示全部楼层
回复 1# lshrrr


   one of the greatest uploads.....really thanks
发表于 2013-3-26 16:59:42 | 显示全部楼层
很不错的资料,多谢楼主分享!
发表于 2013-4-7 17:04:06 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 21:42 , Processed in 0.028910 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表