设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 2 3 4 5 678 9 10 11 ... 80 / 80 页下一页

发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-1-3 22:37:53 | 显示全部楼层

有中文版的，谁能传上来就好了。

回复支持反对

发表于 2010-1-6 16:41:35 | 显示全部楼层

hi i need this book

回复支持反对

发表于 2010-1-6 16:42:41 | 显示全部楼层

the second part

回复支持反对

发表于 2010-1-6 16:44:13 | 显示全部楼层

how to run submodule in verilog code

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-1-6 16:45:15 | 显示全部楼层

the tools may help

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-6 16:47:03 | 显示全部楼层

the last part and thanks for donation

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-1-6 22:48:13 | 显示全部楼层

fei chang hao

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-6 22:49:43 | 显示全部楼层

dffdsfd

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-1-6 22:51:08 | 显示全部楼层

thanks very much for your sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-6 23:55:51 | 显示全部楼层

thanks

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-27 21:33 , Processed in 0.026900 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表