在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

[复制链接]
发表于 2010-6-26 09:09:48 | 显示全部楼层
发表于 2010-6-26 09:13:50 | 显示全部楼层
发表于 2010-6-26 09:15:25 | 显示全部楼层
1# lshrrr

thank you !!!! sorry i can't use the chinese input method . i am new to linux system .
发表于 2010-6-26 09:20:49 | 显示全部楼层
发表于 2010-6-26 13:25:10 | 显示全部楼层
谢谢分享,再顶一下
发表于 2010-6-29 16:26:04 | 显示全部楼层
下来看看好东西,
发表于 2010-6-29 16:28:37 | 显示全部楼层
真不错啊,大的
发表于 2010-6-29 16:29:53 | 显示全部楼层
学习学习CADtool可恶可恶
发表于 2010-6-29 16:34:00 | 显示全部楼层
Digital VLSI chip design with cadence and synopsys CAD tools
发表于 2010-6-29 16:35:34 | 显示全部楼层
大大大大大大大大大大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 12:31 , Processed in 0.021410 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表