设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 18 19 20 212223 24 25 26 ... 80 / 80 页下一页

发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-4-3 17:54:13 | 显示全部楼层

Chapter2 ICFB.pdf 打不开，损坏。

回复支持反对

发表于 2010-4-3 18:01:04 | 显示全部楼层

thank you~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-3 19:15:03 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2010-4-3 19:17:20 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-4 14:33:15 | 显示全部楼层

thanks a lot 1# lshrrr

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-7 12:50:27 | 显示全部楼层

收藏一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-7 12:58:32 | 显示全部楼层

谢谢，学习一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-8 13:01:01 | 显示全部楼层

thank you very much for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-8 13:08:07 | 显示全部楼层

thank you very much again!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-8 13:13:33 | 显示全部楼层

again, thank you very much!

回复支持反对

1 ... 18 19 20 212223 24 25 26 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-19 03:25 , Processed in 0.022011 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表