请教：FPGA的I/O(LVTTL)引脚通常能达到多高的信号速率？

serene · 发表于 2004-11-8 10:20:45

您需要登录才可以下载或查看，没有账号？注册

x

印象中，TTL电平不适合高速应用，不过FPGA在高速系统中的应用越来越广泛。一般FPGA都会提供LVTTL电平规范的I/O，那么这类IO引脚通常能达到多高的信号速率？
例如：ALTERA的CYCLONE系列，其LVTTL引脚的I/O能正常工作在150Mbps或200Mbps吗？
谢谢各位！

bravelu · 发表于 2004-11-8 16:09:58

没注意过这个问题，一般我100M以上就用lvds之类的了，所以没关心过lvttl的上限，如果手册上没写的话估计要问他们的fae了。

serene · 发表于 2004-11-8 23:58:44

谢谢bravelu！
由于前不久听说某个元件的LVTTL接口，据称能承受200Mbps的信号速率，所以我很想知道FPGA的LVTTL是否也可以用于高速系统。

一声叹息 · 发表于 2004-11-9 14:01:59

VirtexII IO在最坏情况下的延时大概4.?ns，建立时间大概>1.8ns，如果考虑布线延时，和时钟的skew，我觉得如果能够达到166M就很不容易了。

bravelu · 发表于 2004-11-9 21:00:21

叹息说的这个和io电平标准上限不是一个概念吧？

一声叹息 · 发表于 2004-11-10 09:01:46

电平标准上限是另外一会儿事。但个人的观点是，考虑IO的工作频率，除了电平本身外，限制还来源于IO本身的性能。

dinkboy · 发表于 2004-11-10 11:07:44

下面引用由bravelu在 2004/11/08 04:09pm 发表的内容：
没注意过这个问题，一般我100M以上就用lvds之类的了，所以没关心过lvttl的上限，如果手册上没写的话估计要问他们的fae了。

这个问题要请教一下了。一般fpga会给出很多电平标准，实际使用时候选用哪个标准呢？我的理解是不是根据外围器件的电平标准要求来选用？

bravelu · 发表于 2004-11-10 13:27:16

fpga总是要和其他器件接口的，如果对方已经确定用什么标准，fpga只能跟着变，但如果对方也是fpga或者芯片型号还不定，那也可以由fpga来定，一般高速线肯定要用差分的。

serene · 发表于 2004-11-11 14:02:29

谢谢各位的讨论，一声叹息的计算方法我也去试试，至少可以大致估算一下。不过正如bravelu所说，高速线一般是要用差分的。

站长推荐 /2