在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

新书!The gm/ID Methodology, a sizing tool for low-voltage analog CMOS Circuits

[复制链接]
发表于 2011-7-11 21:17:22 | 显示全部楼层
Thanks buddy
Let me see this
发表于 2011-7-15 16:00:11 | 显示全部楼层
Thanks~~
发表于 2011-7-21 17:47:59 | 显示全部楼层
学习了~~~~~~~~~~~~
发表于 2011-7-21 22:49:06 | 显示全部楼层
好东西,谢谢
发表于 2011-7-22 01:11:06 | 显示全部楼层
55nm製程設計
以前的公式算出來都不準
所以看看這個方法如何
发表于 2011-7-22 18:52:24 | 显示全部楼层
Thank you very much!
Good document
It is really helpful for me!
发表于 2011-8-12 14:45:01 | 显示全部楼层
Low voltage analog design is a challenging topic if good performance is required.
发表于 2011-8-21 02:43:32 | 显示全部楼层
楼主威武
发表于 2011-8-22 14:21:25 | 显示全部楼层
非常棒的新書
发表于 2011-8-22 17:15:44 | 显示全部楼层
good book
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-20 09:56 , Processed in 0.025471 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表