Verilog实现ARM 流水线探索

microbear · 发表于 2006-8-1 21:31:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近用Verilog写的ARM流水线--Beta版。欢迎大家提意见。。

(这个附件已经删除，请下下面第5楼的修正版）

microbear · 发表于 2006-8-1 21:31:59

密码test1234

bobo1982 · 发表于 2006-8-1 21:44:24

好东西呀
谢谢了

rogerzrj · 发表于 2006-8-2 08:51:35

好东西，学习学习

microbear · 发表于 2006-8-2 09:46:08

上一个发布版本是正在修改的版本，请下载这个

付代码执行结果

AREA ARMda, DATA, READWRITE ; name this block of data
data1 DCD 0x0000000010,20;
data2 DCD 0x0000000030;
result  DCD 0x0000000000;
      AREA ARMex, CODE, READONLY  ; name this block of code
      ENTRY                      ; mark first instruction

start
   LDR r1,=data1
   LDR r2,[r1]
   LDR r3,=data2
   LDR r4,[r3]
   ADD r5,r2,r4
   LDR r6,=result
   STR r5,[r6]
   MOV r7,r2
   MOV r8,r4
   ADD r9,r7,r8
   B start;
   NOP

   END                      ; Mark end of file