设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › synopsys 的Clock Gating Methodology for Power and CT ...
12345678
返回列表 发新帖
楼主: wqx

synopsys 的Clock Gating Methodology for Power and CTS QoR

[复制链接]
pradeepmadhava1
发表于 2017-11-2 03:28:21 | 显示全部楼层
Extremely good
回复 支持 反对

举报

hygongzn
发表于 2017-11-16 17:58:55 | 显示全部楼层
这个很详细啊 真好
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Desingman
发表于 2017-11-19 18:06:11 | 显示全部楼层
好的啊
回复 支持 反对

举报

Ryggeor
发表于 2017-11-20 15:40:02 | 显示全部楼层
thnx!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pradeepmadhava1
发表于 2017-11-29 18:20:33 | 显示全部楼层
Good one
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12345678
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 19:47 , Processed in 0.015487 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表