在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3876|回复: 10

求教一个LDO测试的问题

[复制链接]
发表于 2009-11-19 15:35:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾好,小弟做了一个LDO。但是LIR性能非常差,大于60mV/V.
      我的工艺是chart035um,3.3v
      LDO的输出是3v,Vdropout=200mV(设计)。
      我测试了3.2v~4v之间LDO的输出,结果显示有50mV的变化。

      后仿真都没有问题,不知道为什么,照理来说静态性能不应该有这么大的变化!
     请大家多多指点,各抒己见!
发表于 2009-11-19 16:16:17 | 显示全部楼层
可能是工艺失调
运放增益下降
发表于 2009-11-19 20:23:12 | 显示全部楼层
你设计的值是多少?
LINE REGULATOR的话,一般只有1mv左右,
如果你是带满载测试的也有可能是你在低压的时候,输出电流能力不够.
只要改成轻载测试就可以了
否则的话应该是运放增益变低了.
发表于 2009-11-20 11:42:45 | 显示全部楼层
同意楼上的。
 楼主| 发表于 2009-11-24 14:58:04 | 显示全部楼层
我设计的值是1.1mv/v
比较郁闷的是,片内带了一个环振,没有办法测试空载的情况?
有可能是电流过载的原因。我设计的电流是15mA,但是在测试的时候看到VDD端有20mA左右的电流,只是不能确定这个电流有么有流过我的LDO。
 楼主| 发表于 2009-11-24 15:00:02 | 显示全部楼层
这个工艺失调对增益会有这么大的影响吗?前仿真和后仿真对5各工艺角都做过了,环路增益在60dB以上吧!
 楼主| 发表于 2009-11-24 15:01:50 | 显示全部楼层
3.3v工艺的电路,在输入大于3.3v时,电路特性应该不会有太大的变化吧!况且也高的不多,呵呵!
发表于 2010-11-2 16:38:34 | 显示全部楼层
good topic!
发表于 2010-11-22 16:35:02 | 显示全部楼层
学习中。。
发表于 2010-11-23 09:25:36 | 显示全部楼层
reference在3.2v~4v之间变化吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:40 , Processed in 0.088786 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表