设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证——Verilog HDL》清晰PDF带书签 ...
1 ...282930313233343536
返回列表 发新帖
楼主: xoos

《设计与验证——Verilog HDL》清晰PDF带书签

[复制链接]
玉林枫
发表于 2017-4-20 22:08:28 | 显示全部楼层
好的，谢谢
回复 支持 反对

举报

周一
发表于 2024-9-25 14:01:53 | 显示全部楼层
KANKAN
回复 支持 反对

举报

fanuq
发表于 2024-11-10 14:07:14 | 显示全部楼层
谢谢分享，书签添加，确实很有用。
回复 支持 反对

举报

ic886
发表于 2024-11-10 14:17:41 | 显示全部楼层
感谢分享
回复 支持 反对

举报

hchen0730
发表于 前天 18:01 | 显示全部楼层
基于FPGA的数字信号处理，高亚军
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...282930313233343536
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 02:45 , Processed in 0.016495 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表