大负载电容LDO采用VCCS技术后产生寄生极点

cancan77 · 发表于 2009-11-14 00:14:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位帮帮忙我做了一个Cout=1uf的LDO Ioutmax=50mA VBAT=3.6V Vout=3V 结构为两级运放加PMOS驱动管由于采用VCCS产生零点SCVout
1.首先零点1/RC和Agm/C相差很近分别在50KHz和5MHz处
2.电路存在寄生极点使开环幅频在GBW附近产生尖峰（貌似两个极点离得很近变成共轭几点了）
3.为什么VCCS产生的电路贡献了-15dB的增益，理论值应该是0dB,不影响LDO主体的工作才对啊？
以上三个问题，大家有什么经验吗

teddybear · 发表于 2009-11-14 21:43:23

3.确实不应该引入-15DB(DC)
2.VCCS是由电路产生的,当然会引入寄生极点
1.没有电路并附加说明的话,具体情况不是太清楚

cancan77 · 发表于 2011-11-3 22:51:12

问题已经解决，谢谢

-15dB的增益是因为VCCS的等效电阻不够大，
寄生极点是由于内部cascode管尺寸太大了
至于产生的寄生极点是可以通过增大电流或修改尺寸调到更高频的谢谢

jiang_shuguo · 发表于 2013-1-25 10:11:19

回复 3# cancan77

你做的那个VCCS空载静态电流是多少？，和满载时的静态电流是多少

我没有零钱 · 发表于 2018-6-14 21:40:20

感觉问问题者一定是高手，好想学模拟

122013137 · 发表于 2018-6-15 00:19:03

VCCS产生的电路贡献-15dB的增益

热爱模集的小马 · 发表于 2024-4-3 10:48:30

122013137 发表于 2018-6-15 00:19
VCCS产生的电路贡献-15dB的增益

怎么看vccs电路提供的增益啊？stb吗？

大负载电容LDO采用VCCS技术后产生寄生极点

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2