PFD型PLL设计遇到的问题

小小xxl

请高手指点下：
PFD型的PLL，是不是在VCO调节范围内的输入频率都可以捕获，最终锁定？也就是说，其锁定范围就是VCO的调节范围？也是其捕获范围？
谢谢！

windyyun

只有当VCO输出频率fv和PLL输入频率fr相等时，PLL才会锁定。

小小xxl

只有当VCO输出频率fv和PLL输入频率fr相等时，PLL才会锁定。
windyyun 发表于 2009-11-12 14:53

                               
登录/注册后可看大图

那应该怎样衡量这个相近呢？难道不是用锁定范围来衡量么?

windyyun

3# 小小xxl


PLL的输出频率在VCO的频率范围内。VCO的输出与PLL的参考输入通过鉴相器产生一个误差电压，通过LPF后产生VCO的调谐电压控制VCO的输出，如果你的环路设计正确的话，环路最终会锁定，从而得到你想要的频率。改变参考频率，可以得到不同的频率输出。如果你的环路设计的不好，环路就有可能永远失锁。

小小xxl

3# 小小xxl  


PLL的输出频率在VCO的频率范围内。VCO的输出与PLL的参考输入通过鉴相器产生一个误差电压，通过LPF后产生VCO的调谐电压控制VCO的输出，如果你的环路设计正确的话，环路最终会锁定，从而得到你想要 ...
windyyun 发表于 2009-11-13 10:44

                               
登录/注册后可看大图

哦，谢谢哈，我明白了，只要输入的频率在输出范围内就可以锁定啊！我可以在问个问题么，是不是锁定范围没有公式来求得啊？还有你们是怎样确定VCO的增益的呢？

fallangel

VCO  的静态和动态特性有一些概念要理解清楚
Hold range: 在相位误差接近最大时，VCO能保持相位锁定时的频率范围，对CP PLL来讲，理论上无穷大，只要你的KV最够大。
Pull-in range:失锁后再次锁定时的频率捕捉范围，对于CP PLL 也是理论无穷大。
Pull-out range:动态特性，突然加一个频率阶跃，环路失锁，这时候的频率范围是pull-out范围。
Lock range:两个鉴相频率足够接近，环路再进过一个鉴相周期就可以锁定，这个频率范围叫锁定范围。

上面这些概念对于不同类型的鉴相器，结果不一样。

小小xxl

VCO  的静态和动态特性有一些概念要理解清楚
Hold range: 在相位误差接近最大时，VCO能保持相位锁定时的频率范围，对CP PLL来讲，理论上无穷大，只要你的KV最够大。
Pull-in range:失锁后再次锁定时的频率捕捉范围 ...
fallangel 发表于 2009-11-16 14:03

                               
登录/注册后可看大图

谢谢楼上的耐心指点。其实我一直关系的是这些范围对我们的PLL设计有什么知道意义呢？比如说锁定范围对我们的参数设定有什么影响呢？

calven

这个问题感觉挺绕人，可以参见best的书

rguc

只有两频率相等时才锁定，但是频率不等时能给出误差电压，所以我觉得只要voc能调节过去锁相环能最终锁上

小小xxl

这个问题感觉挺绕人，可以参见best的书
calven 发表于 2009-11-22 14:09

                               
登录/注册后可看大图

呵呵，我也觉得很绕的啊！