在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lyj111777

逐次逼近寄存器型ADC

[复制链接]
发表于 2010-6-22 23:36:11 | 显示全部楼层
thanks for sharing
发表于 2010-6-23 18:31:38 | 显示全部楼层
2# black_lotus 谢谢了 这个介绍的还不错
发表于 2010-6-23 23:18:41 | 显示全部楼层
用verilog写完综合。
发表于 2010-6-24 10:29:42 | 显示全部楼层
谢谢共享
发表于 2010-6-24 22:06:04 | 显示全部楼层
IEEE上有一份letter,名字大约是叫
non redundant successive register 什么的,去找找
不過面积要一点,都是DFF.
其实用数字综合出来比较方便,
纯模拟手搭的话,layout mm有的苦了,^^
发表于 2010-6-26 04:08:56 | 显示全部楼层
thanks
发表于 2010-11-8 15:11:52 | 显示全部楼层
谢谢谢谢谢谢
发表于 2010-12-13 22:08:35 | 显示全部楼层
谢谢楼主了,正在学习中。。。。。
发表于 2010-12-13 22:19:28 | 显示全部楼层
回复 10# vitohong


    thx
发表于 2010-12-13 16:42:41 | 显示全部楼层
ddddddddddddddddddddddd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 02:39 , Processed in 0.021615 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表