|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
正在搞基于ARM core的SOC chip design, AXI/AHB总线架构,发现芯片架构很难确定,因为需要挂的IP太多了:3D, video decoder, DMA, DDR controller, LCD controller,USB, SATA,还有支持其他很多IO 接口,直接都挂一级AXI总线上肯定效率太低了。
所以在确定 chip architechure 时有哪些需要注意的事项呢,我知道应该考虑到IP的bandwidth需求以及IP 的 latency tolerance, 此外还要有啥需要考虑的呢?
大家有没有介绍SOC chip 架构方面的资料呢,以及chip architure 验证方面的资料,
万分感谢! |
|