PLL中LPF的设计

windyyun · 发表于 2009-11-11 11:34:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教各位大侠：PLL中的LPF采用有源比例积分滤波器，该LPF的带宽能否设计到MHz级？

swjtuli · 发表于 2009-11-11 23:45:15

可以设计到MHz以上，带宽由你系统定的。

kool · 发表于 2009-11-12 09:06:48

你要仿真看看有源LPF会对PLL贡献多大的phase noise，然后看是不是满足你的spec。
带宽设个几MHz的话，我估计1MHz~10MHz这里的phase noise会比较难满足要求。

windyyun · 发表于 2009-11-12 09:39:02

3# kool[/i

谢谢您的指教，我想再问个问题：PLL的带宽、LPF的带宽以及鉴相频率有什么关系？谢谢了

kool · 发表于 2009-11-12 10:57:54

鉴相频率一般设计大于10倍的PLL带宽，PLL带宽由Lock time, phase noise的spec来确定。当fref太小时PLL可能会不稳定，所以一般设计大于10倍loop bandwidth，你可以看一下Gardner的那篇论文。LPF的带宽？你指LPF在0dB的频率吗？这个一般可是很大的，设计是一般关心LPF的零极点，而不是带宽，PLL的loop bandwidth需设计在LPF的零点和第1个非零极点之间。

windyyun · 发表于 2009-11-12 15:15:46

5# kool

能不能告诉我是Gardner的哪篇论文？

kool · 发表于 2009-11-12 16:50:02

Charge-Pump Phase-Lock Loops

windyyun · 发表于 2009-11-14 22:20:26

7# kool

非常感谢你的帮助。能不能告诉我：您的联系方式，比如QQ号？我还想向您请教LPF方面的一些问题。谢谢了

gggjian · 发表于 2009-11-14 22:35:56

受益匪浅阿

analogmind · 发表于 2009-11-15 14:01:40

我觉得可以。

PLL中LPF的设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1