PLL测试（jitter）

guang3000

终于解决了，因为内部LDO18产生了一个零点刚好在PLL基准比较频率附近，因此电源对PLL产生了一定的影响！也解释了为什么用外部LDO18，PLL产生的jitter比较小！
jitter，公司没办法直接测得，，就用示波器看的PLL输出 ...
w98211012 发表于 2009-11-12 16:42

                               
登录/注册后可看大图

是不是因为PLL的电流信号输入到LDO的环路里面，而且和LDO开环的零点相近，所以在这个频率增益下降得很大，对环路抑制输出点的电压造成影响？想学习下

garfield.liu

10# w98211012
看来你的PLL reference noise的抑制能力不足。分析一下jitter的频谱，跟PLL带宽对照一下。果然如此的话，可以在PLL系统上多加一个极点来抑制这种噪声。

w98211012

原因已经查明，是作为LDO输入的1.25V基准的PSRR比较差（在PLL基准频率附近处），进而影响了LDO的PSRR；
解决方案：将1.25V基准外接一nF级别的补偿电容，PLL的jitter基本上消除；

guang3000

原因已经查明，是作为LDO输入的1.25V基准的PSRR比较差（在PLL基准频率附近处），进而影响了LDO的PSRR；
解决方案：将1.25V基准外接一nF级别的补偿电容，PLL的jitter基本上消除；

w98211012 发表于 2009-11-17 10:07

                               
登录/注册后可看大图

还是搞不清楚，噪声是从电源和地线耦合到bandgap的，还是从bandgap的输入耦合回来的？

还有，bandgap是没有运放的那种吧，然后再外接个接地的滤波电容？如果是有运放的那种，接个nF级的电容能稳定吗？

w98211012

还是搞不清楚，噪声是从电源和地线耦合到bandgap的，还是从bandgap的输入耦合回来的？

还有，bandgap是没有运放的那种吧，然后再外接个接地的滤波电容？如果是有运放的那种，接个nF级的电容能稳定吗？
guang3000 发表于 2009-11-17 10:31

                               
登录/注册后可看大图

15楼的兄弟非常关注，呵呵！
噪声是从5V的PAD上耦合到Bandgap上的！
Bandgap有运放的！本来是没打算外接电容的，后来测试PLL的时候，没办法，只能加了！
“如果是有运放的那种，接个nF级的电容能稳定吗？”guang3000兄弟，我有点费解？为什么不能稳定？你那边有什么建议？
我以前作过的ADC基准基本上都是外接couping电容的！

john-deng

这个有意思.学习了

guang3000

15楼的兄弟非常关注，呵呵！
噪声是从5V的PAD上耦合到Bandgap上的！
Bandgap有运放的！本来是没打算外接电容的，后来测试PLL的时候，没办法，只能加了！
“如果是有运放的那种，接个nF级的电容能稳定吗？”gu ...
w98211012 发表于 2009-11-17 10:49

                               
登录/注册后可看大图

没意见，是我理解错了而已。我原本以为bandgap后接滤波器的电阻越大，电容越小，对bandgap里面运放的频率特性影响就越少。但算算其实电阻和电容越大，影响越少。

blurt

受教了。。。。。。

模头

是不是因为PLL的电流信号输入到LDO的环路里面，而且和LDO开环的零点相近，所以在这个频率增益下降得很大，对环路抑制输出点的电压造成影响？想学习下
guang3000 发表于 2009-11-16 20:02

                               
登录/注册后可看大图

这是

这是什么意思，不明白

模头

看来我的PLL还需要学习啊，有问题再来发问