在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2229|回复: 5

请问FPGA中出现的毛刺一般情况下是多大啊

[复制链接]
发表于 2009-11-5 11:27:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问FPGA中出现的毛刺一般是持续多长时间啊
发表于 2009-11-5 13:10:09 | 显示全部楼层
一般是在上升沿和下降沿了,持续时间和组合逻辑的复杂度有关了。
发表于 2009-11-5 17:15:02 | 显示全部楼层
跟你的组合逻辑输入信号的各自延时有关。
比如,a+b+c,预想的是三个变量在同一时刻由0变为1,结果就是3。但是实际三个变量传输是有延时的,假如a最先变为1,然后再是b变为1,然后再是c变为1,结果就是0->1->2->3,其中1和2的结果不是想要的,这就是毛刺。毛刺的宽度和a、b、c变为1的时刻相对延时相关
发表于 2009-11-5 17:23:23 | 显示全部楼层
3楼正解!
发表于 2009-11-8 15:33:37 | 显示全部楼层
xue xi
发表于 2009-11-8 21:44:24 | 显示全部楼层
和你首先所用cell或wire的physical delay有关
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 08:43 , Processed in 0.020286 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表