在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5302|回复: 4

求助:arm与双口ram(fpga)通讯问题

[复制链接]
发表于 2009-11-4 23:32:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我做的项目是:pci芯片通过FPGAarm通信
                  fpga内做一个双口ram
                   现在在调试arm与fpga的通讯
问题1:
      通过arm的仿真器单步执行,可以写入并读回数据!但是将程序写入arm后,则读到的数据只有一组(我写入六组不一样的数据),每次烧写后都只能读到一组数据(包含在这六组中),随机的
我用示波器测过,用仿真器的时候,可以清楚的看到wr信号,但我烧到arm内后,就奇怪的,测不出来wr的信号,不过其它的cs及rd的信号非常的清晰,不知道是什么原因?
相同的程序,我用来测试arm外围的sram时,可以看到wr,rd及cs,数据也是对的但不知道什么原因测试fpga做的双口ram的时候,看不到wr信号?
数据也不正确!
问题2:
      我通过fpga内部的pll进分倍频或分频后,输出到一个脚,这个脚是测试点,悬空的,没有输出
但过通过modsim仿真是有频率的,不知道为什么我引出去后,则测不到信号?
是不是我硬件悬空的问题?

              望达人给小弟指点下迷津!小弟在此拜谢了!
 楼主| 发表于 2009-11-5 15:11:25 | 显示全部楼层
小弟急切盼望牛人解答下!谢了!
发表于 2009-11-5 17:07:05 | 显示全部楼层
1、仿真器正确但是烧写进去就不行,可能跟你ARM程序的初始化有关系
2、检查FPGA给PLL的输入时钟,如果有。在检查FPGA的管脚分配文件,输出是不是在管脚文件里。再不行的话,会不会是管脚虚焊
个人感觉,仅供参考
发表于 2009-11-5 22:19:47 | 显示全部楼层
问题2:
      我通过fpga内部的pll进分倍频或分频后,输出到一个脚,这个脚是测试点,悬空的,没有输出

可能是不是综合器给你优化掉了,因为没有使用。所以你要看下你的管脚分布,是不是把pll的输出和测试点连接了。
发表于 2010-12-22 14:16:47 | 显示全部楼层
期待高手解答!谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 17:42 , Processed in 0.030474 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表