在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2197|回复: 2

问一个fpga设计问题,设计时速度是ns级的,在输入是ms级时是不是可以运行良好呢

[复制链接]
发表于 2004-10-11 21:50:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
就是在仿真在ns级可以运行,下到片子里可以在ms级信号时运行吗
发表于 2004-10-11 23:12:29 | 显示全部楼层

问一个fpga设计问题,设计时速度是ns级的,在输入是ms级时是不是可以运行良好呢

要看你是前仿真还是后仿真了,前仿真的时钟频率没什么参考价值。如果是后仿大部分情况下没问题。
发表于 2004-10-12 12:52:05 | 显示全部楼层

问一个fpga设计问题,设计时速度是ns级的,在输入是ms级时是不是可以运行良好呢

这个问题比较复杂。
(1).假设这个信号是一个时钟输入信号,其后接了一个DLL,那么如果时钟频率超过了DLL的输入范围,那么显然不能正常工作。
(2).假如该信号是一个普通信号,那就要看后级逻辑对该信号的使用情况了;
(3).这个还与器件和信号的电气特性有关。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 00:05 , Processed in 0.037655 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表