最近面试一些问题 请教

psd0208

值得研究

pptiger

关于第一个问题，实际上还和综合工具有关。拿synplify来说，老一些的版本是有区别的，新的版本上可以综合成一样的。虽然如此，在写code时，还是保守一些好。

zhanghengi

第一个问题 case综合出来也多路选择器，路径要比if else出来的要短，这个主要是针对IC设计来说的，但是对于fpga设计来说，case和if else的实现可能都是一样的路径，因为fpga的实现是查找表。

第二个问题对于IC设计来说，因为不用考虑走线的延时，所以状态机的设计基本是二段式，但是对于fpga设计来说，走线延时很大，而且寄存器也比较多，所以建议用三段式。第一段always@(posedge clk)
  if(!rst) cur_state <= ILDE;
  else   cur_state <= next_state.
第二段：
always@(*)
begin
next_state =  cur_state  ;
case(cur_state)
3'b001 :  if()  next_state =   ;
3'b010 :  if()  next_state =   ;
3'b100 :  if()  next_state =   ;
default : next_state =  cur_state  ;
endcase
end
只用来描述状态跳转的。
第三段：
always@(posedge clk)
   if(!rst)
      control_signal <= 1'b0 ;
  else if (cur_state == )
       control_signal <= 1'b1;
   else
      control_signal <= 1'b0 ;
第三段描述各个状态下的控制信号的。

lailee

2楼状态机回答有误

xiaogouggg

3楼的 ，，，，，你忽悠人啊 被我识破了

layow

顶13楼的！
关于if else和case的问题，FPGA上的差别性确实会少一些，不过也取决于FPGA slice里所含的LUT的input数目和code中的分支数目，如果不是perfect match，综合优化的时候还是可能有差别的。

状态机学习了。

wangyangsky

16# layow
什么样的公司问这种问题啊？？太学院派了。。。

john-deng

靠，都忘记玩了

xiaocanmeng

第一个问题，
if else和case并没有本质区别。如果条件互斥，if else一样可以综合出并行结构（并非mux，因为mux往往不是面积最小的结构）。如果条件不互斥，case一样可以综合出有优先级的结构。
第二个问题，
三段 ...
hover99 发表于 2009-11-3 09:48

                               
登录/注册后可看大图

为什么会有很多冗余逻辑？我觉得两段式三段式只是编码风格不同，不存在孰优孰劣。