在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2484|回复: 9

PCB 设计如何考虑减小静电放电电流

[复制链接]
发表于 2009-10-18 17:53:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PCB 设计如何考虑减小静电放电电流

c6.pdf

378.13 KB, 下载次数: 73 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-10-18 22:16:52 | 显示全部楼层
thank you!
发表于 2010-2-6 15:12:55 | 显示全部楼层
ddddddddddddd
发表于 2010-2-26 22:44:40 | 显示全部楼层
3Q,3Q
发表于 2010-2-26 23:30:42 | 显示全部楼层
先拿来看看。
发表于 2010-2-27 00:11:33 | 显示全部楼层
强大的资料
发表于 2010-2-27 16:55:18 | 显示全部楼层
ddddddddddddddddddd
发表于 2010-2-28 10:19:25 | 显示全部楼层
好资料,参考一下。
我现在有个电路布完线,充放电时有脉冲干扰,新增加的电路仿真和实际测量应该OK,
就是布线带来的毛病
发表于 2010-3-1 17:20:31 | 显示全部楼层
thank you very much!
发表于 2014-8-10 09:38:21 | 显示全部楼层
回复 1# 535749


  谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 12:08 , Processed in 0.034756 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表