兼职SDR/DDR/DDR2 SDRAM接口

axpro

我是一位在职者（北京），专业从事FPGA设计，有较多的空余时间，对FPGA有比较丰富的项目经验。
熟练使用Virtex-5 FPGA，熟悉SDR SDRAM接口时序，熟悉DDR SDRAM/DDR2 SDRAM接口时序。

自行编写符合SDR SDRAM接口时序的SDR SDRAM控制器，支持全页突发模式，SDRSDRAM控制器的CS宽度、Bank宽度、Row宽度、Column宽度、以及ACTiming参数（比如刷新时间、激活时间等）都是可编程的，突发数据长度可变，SDR SDRAM控制器已经解决翻页问题。
SDR SDRAM控制器以源代码形式提供，既可用于Altera FPGA，也可用于Xilinx FPGA，用户访问接口符合Avalon-MM Slave Burst Interface规范，控制器经过严格验证，多次在实际项目中使用，被证明稳定可靠。
SDR SDRAM控制器的最高时钟频率是166MHz。

熟练使用Virtex-5 FPGA MIG的DDR/DDR2 Controller，将DDR2 Controller进行FIFO化或乒乓操作，多次在实际项目中使用，被证明稳定可靠。

如有SDR/DDR/DDR2 SDRAM接口开发相关方面的技术合作，可随时联系我。
联系方式：fpga_coop@163.com。