在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2808|回复: 10

用多片FPGA 进行ASIC 设计验证的分区和综合

[复制链接]
发表于 2009-10-17 22:48:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用多片FPGA 进行ASIC 设计验证的分区和综合技.pdf (192 KB, 下载次数: 68 )
发表于 2009-10-17 23:45:06 | 显示全部楼层
好帖,,,谢了
发表于 2009-10-18 09:01:36 | 显示全部楼层
了解一下
发表于 2009-10-18 10:18:54 | 显示全部楼层
thanks!
发表于 2010-11-30 12:53:10 | 显示全部楼层
DDDDDDDDD
发表于 2010-11-30 12:56:00 | 显示全部楼层
先顶~~~~~~
发表于 2010-11-30 12:58:14 | 显示全部楼层
再顶~~~~~~~~~~~~~
发表于 2010-11-30 13:00:00 | 显示全部楼层
再顶一次~~~~
发表于 2010-11-30 13:08:14 | 显示全部楼层
为什么我下载不了,白花钱啊
发表于 2011-3-30 13:53:27 | 显示全部楼层
了解一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-15 08:32 , Processed in 0.025285 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表