DesignWare的几个问题

jediai · 发表于 2009-10-7 00:31:37

Synopsy DesignWare中貌似是含有的clock gating/level shifter/retention register单元，求助各位达人他们都在哪里啊？只有.v吗？有没有相应的Lib和电路结构
顺便求助关于多电压域布局布线的资料

ic小新 · 发表于 2009-10-13 14:13:08

找个DesignWare的datasheet看看，上边有详细的每个ip的用法。

handucheng · 发表于 2009-10-15 13:52:45

clock gating可以直接用standard cell里面的cell就可以吧

cruiking · 发表于 2009-10-16 11:06:27

你说的这些单元在std_cell library for low power中都有吧

yale9301 · 发表于 2009-11-1 21:09:46

你说的这些cell与designware没有关系，这些cell在std lib中都有。其中level shifter 和retention cell应该在lowpower library内，一般foundry将普通的cell和low power cell分别放在不同的lib file里。

sheyang · 发表于 2009-12-14 23:40:07

楼上的说的对。

toad · 发表于 2009-12-15 11:01:05

levelshifter这些不在Design Ware里面吧
这些是跟工艺相关的Cell，Design Ware一般都是类似加法器/乘法器一类的，可综合的玩意儿吧

syncom · 发表于 2009-12-17 19:06:15

clock gating一般的standard cell都會有,只是會mask起來...要記得打開,DC才能用...

linuxluo · 发表于 2009-12-17 22:53:25

其实dw里面实际上就是verilog描述，加密的，可配置的而已。
但是在synopsys内部的确有dw的针对tsmc和其他一些foundry的library，也加dw-tsmc-lib，但是这些只是针对内部使用

阿基里奥斯 · 发表于 2009-12-18 00:07:14

70元拿来：DW里没有这些基本的cell，到standard cell里找。

站长推荐 /2