设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 周立功Verilog黄金指南

1 23 / 3 页

返回列表发新帖

楼主: lailee

周立功Verilog黄金指南

发表于 2010-5-24 22:43:43 | 显示全部楼层

dddddddddddddddddddd

回复支持反对

使用道具举报

发表于 2010-5-24 22:44:46 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-25 17:02:42 | 显示全部楼层

上帝也会流泪！看下

回复支持反对

使用道具举报

发表于 2010-5-25 17:41:28 | 显示全部楼层

不错的书

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-25 18:58:43 | 显示全部楼层

thanks！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-25 22:28:52 | 显示全部楼层

评价不错啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 23 / 3 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-24 23:16 , Processed in 0.013338 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表