数字IC中消除不确定状态

exiaohu · 发表于 2009-9-25 20:44:17

您需要登录才可以下载或查看，没有账号？注册

x

在数字电路中经常出现不决定状态，而且可以影响后续电路的输出。

一般用什么方法来消除这个现象？

请高手指教一下，谢谢

amin2008 · 发表于 2009-9-25 23:55:50

肯定是电路设计上有问题好好想想时序

flypig · 发表于 2009-9-26 18:19:05

一般情况下Control Logic 必须上电后Reset,使得状态进入一个初始态。

kinglea · 发表于 2009-9-26 21:58:46

这个问题一般会出现在仿真阶段。实际物理电路无非是0 或1，还有就是高阻。寄存器的应用一般都有一个赋初值得过程，尽量不要在电路设计中出现不确定状态, 否则影响逻辑功能。

咪罚多曦 · 发表于 2009-9-27 09:15:58

提示: 作者被禁止或删除内容自动屏蔽

ljsu0203 · 发表于 2009-9-27 18:10:58

楼主的不决定状态解释的不清楚，是否只亚稳态？

sunchpku · 发表于 2009-9-28 11:19:17

信号的源头都有rst信号就可以了。

jerrylipeng · 发表于 2009-9-28 12:43:47

指的是不确定的状态还是亚稳态？

iviewma · 发表于 2009-9-28 13:10:34

尽量采用同步时序，少用组合时序。

wqy1985 · 发表于 2009-9-29 11:11:08

用同步，加DFF，用gray code，加reset

咪罚多曦咪罚多曦当前离线积分 75 头像被屏蔽	发表于 2009-9-27 09:15:58 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
咪罚多曦咪罚多曦当前离线积分 75 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

站长推荐 /1